ISACSimulator:全尺度6G数字孪生与硬件在环仿真系统

ISACSimulator 驱动大规模硬件在环(HIL)仿真与实时6G ISAC数字孪生,将物理软件定义无线电与多节点测试平台接入实时合成环境。

ISACSimulator Full-Scale HIL Testbed Architecture

ISAC Core: HIL Emulation Core — Real-Time FPGA Channel & Echo Generator

6G ISAC Nodes & Beamforming Subsystems

  • Multi-Chassis USRP / SDR Pool
  • Real-Time FPGA Channel Emulator
  • Dynamic Radar Target Synthesizer
  • Digital Twin Scenario Orchestrator
  • Automated Conformance Test Harness

Architectural Layers & Waveform Pipelines

  • 第一层:通感一体化双功能波形与数字基带 (OTFS / OFDM-Radar / Fractional Fourier Transform / Ambiguity Function): 基于正交时频空(OTFS)调制与分数阶傅里叶变换的波形生成,在高速多普勒频移环境下实现零子载波间干扰(ICI)。
  • 第二层:大规模 MIMO 有源相控阵与混合波束赋形 (140 GHz D-Band / True-Time-Delay (TTD) / Hybrid Analog-Digital Beamforming): 太赫兹 D 频段有源相控阵体系,结合真实时间延迟(TTD)消除波束色散,支持超窄高增益雷达跟踪波束与宽角通信波束并行覆盖。
  • 第三层:回波数字信号处理、2D-FFT 谱估计与 4D 点云成像 (2D-FFT Range-Doppler / MUSIC AoA / CFAR Detection / Micro-Doppler Extraction): 亚分米级测距与测速分辨率、恒虚警率(CFAR)目标检测、基于微多普勒特征的步态生物识别与无人机旋翼特征实时分类。
  • 第四层:蜂窝网络通感资源编排与 3GPP Rel-19 核心网 (3GPP Rel-19 ISAC Core / Sensing Function (SF) / Reconfigurable Intelligent Surfaces (RIS)): 无蜂窝协作雷达感知网络、智能超表面(RIS)反射信道赋能,动态平衡通信吞吐量 SLA 与雷达感知刷新率需求。

Sensing Telemetry & Benchmarks: <5 cm (测距分辨率) | 0.1 m/s (测速精度) | <10 ms (雷达帧刷新时延) | 3GPP Rel-19 (全球行业标准)

ISACSimulator 中的全尺度6G数字孪生与硬件在环技术

验证多载波ISAC系统需要从离线算法代码过渡到硬实时物理仿真。ISACSimulator 结合高带宽FPGA信道仿真器、物理软件定义无线电(SDR)机箱以及分布式微服务数字孪生,使生产级基带同时面对数百个动态雷达目标、多径衰落与高强度V2X网络流量的考验。

Core Engineering Areas

Technical Publications