ISACSimulator: Gêmeo Digital 6G em Escala Real e Emulação Hardware-in-the-Loop

O ISACSimulator viabiliza emulação hardware-in-the-loop (HIL) em grande escala e gêmeos digitais em tempo real para 6G ISAC, conectando rádios definidos por software físicos e bancadas multi-nó a ambientes sintéticos ativos.

ISACSimulator Full-Scale HIL Testbed Architecture

ISAC Core: HIL Emulation Core — Real-Time FPGA Channel & Echo Generator

6G ISAC Nodes & Beamforming Subsystems

Multi-Chassis USRP / SDR Pool
Real-Time FPGA Channel Emulator
Dynamic Radar Target Synthesizer
Digital Twin Scenario Orchestrator
Automated Conformance Test Harness

Architectural Layers & Waveform Pipelines

Camada 1: Forma de Onda Duplo-Funcional e Banda Base (OTFS / OFDM-Radar / Fractional Fourier Transform / Ambiguity Function): Modulação OTFS e síntese fracionária de chirp alcançando interferência interportadora zero sob severos espalhamentos Doppler.
Camada 2: Massive MIMO e Frontends de Beamforming (140 GHz D-Band / True-Time-Delay (TTD) / Hybrid Analog-Digital Beamforming): Matrizes em fase ativas Sub-THz com mitigação de beam-squint, feixes de dados de comunicação e lóbulos de rastreamento radar simultâneos.
Camada 3: Processamento de Sinal Radar e Nuvem de Pontos 4D (2D-FFT Range-Doppler / MUSIC AoA / CFAR Detection / Micro-Doppler Extraction): Resolução subdecimétrica de alcance e velocidade, detecção CFAR e classificação micro-Doppler de marcha biométrica e hélices de drones.
Camada 4: Orquestração de Sensoriamento de Rede e 3GPP Rel-19 (3GPP Rel-19 ISAC Core / Sensing Function (SF) / Reconfigurable Intelligent Surfaces (RIS)): Redes de radar colaborativas sem células, alocação dinâmica de recursos tempo-frequência equilibrando SLA e tempo de revisita radar.

Sensing Telemetry & Benchmarks: <5 cm (Resolução de Alcance) | 0.1 m/s (Precisão de Velocidade) | <10 ms (Latência de Quadro Radar) | 3GPP Rel-19 (Padrão Global)

Gêmeo Digital 6G em Escala Real e Hardware-in-the-Loop no ISACSimulator

Validar sistemas ISAC multiportadora exige a transição do código algorítmico offline para a emulação física de tempo real estrito. O ISACSimulator combina emuladores de canal FPGA de alta largura de banda, chassis de rádio definido por software (SDR) físicos e gêmeos digitais de microsserviços distribuídos para submeter basebands de produção a centenas de alvos de radar dinâmicos simultâneos, desvanecimento multipercurso e tráfego intenso de rede V2X.

Core Engineering Areas

Multi-Chassis SDR Hardware-in-the-Loop (HIL) Emulation — Conectando ASICs de banda base comerciais físicos e transceptores SDR a emuladores de canal FPGA de banda larga operando com sincronização de fase subnanossegundo.
Dynamic 3D Scenario Generation and Sensor Fusion Emulation — Orquestrando casos de teste complexos do mundo real, incluindo engavetamentos rodoviários multiveiculares, navegação de enxames de drones e handoffs celulares degradados por tempestades.
Automated Conformance Testing and 3GPP Standards Verification — Execução automatizada de suítes padronizadas de testes de conformidade, medindo resolução de sensoriamento, taxas de falso alarme, EVM e taxas de erro de bloco (BLER).