ISACSimulator: 풀스케일 6G 디지털 트윈 및 하드웨어 인 더 루프 에뮬레이션
ISACSimulator는 대규모 하드웨어 인 더 루프(HIL) 에뮬레이션과 6G ISAC용 실시간 디지털 트윈을 구동하여, 물리적 소프트웨어 정의 무선기기와 다중 노드 테스트베드를 실시간 합성 환경에 연결합니다.
ISACSimulator Full-Scale HIL Testbed Architecture
ISAC Core: HIL Emulation Core — Real-Time FPGA Channel & Echo Generator
6G ISAC Nodes & Beamforming Subsystems
- Multi-Chassis USRP / SDR Pool
- Real-Time FPGA Channel Emulator
- Dynamic Radar Target Synthesizer
- Digital Twin Scenario Orchestrator
- Automated Conformance Test Harness
Architectural Layers & Waveform Pipelines
- 계층 1: 이중 기능 DFRC 파형 및 디지털 기저대역 (OTFS / OFDM-Radar / Fractional Fourier Transform / Ambiguity Function): 직교 시간-주파수 공간(OTFS) 변조 및 분수형 처프 합성으로 극심한 도플러 확산 환경에서도 반송파 간 간섭을 완벽히 차단.
- 계층 2: 대규모 MIMO 위상 배열 및 하이브리드 빔포밍 (140 GHz D-Band / True-Time-Delay (TTD) / Hybrid Analog-Digital Beamforming): 서브 테라헤르츠 대역 능동 위상 배열과 실제 시간 지연(TTD) 기술로 통신 데이터 빔과 핀포인트 레이더 추적 빔을 동시 방사.
- 계층 3: 레이더 신호 처리 및 4D 포인트 클라우드 생성 엔진 (2D-FFT Range-Doppler / MUSIC AoA / CFAR Detection / Micro-Doppler Extraction): 서브 데시미터 거리·속도 분해능, CFAR 타깃 검출 및 마이크로 도플러 특성을 활용한 보행 패턴 및 드론 프로펠러 정밀 분류.
- 계층 4: 네트워크 센싱 오케스트레이션 및 3GPP Rel-19 코어 (3GPP Rel-19 ISAC Core / Sensing Function (SF) / Reconfigurable Intelligent Surfaces (RIS)): 셀 프리 협력 레이더 네트워크, RIS 지원 반사 경로 제어 및 통신 SLA와 레이더 탐지 주기 간의 동적 자원 최적화.
Sensing Telemetry & Benchmarks: <5 cm (거리 분해능) | 0.1 m/s (속도 측정 정밀도) | <10 ms (레이더 프레임 지연) | 3GPP Rel-19 (글로벌 표준 사양)
ISACSimulator의 풀스케일 6G 디지털 트윈 및 하드웨어 인 더 루프
다중 반송파 ISAC 시스템을 검증하려면 오프라인 알고리즘 코드에서 하드 실시간 물리적 에뮬레이션으로 전환해야 합니다. ISACSimulator는 고대역폭 FPGA 채널 에뮬레이터, 물리적 소프트웨어 정의 무선(SDR) 섀시, 분산 마이크로서비스 디지털 트윈을 결합하여 양산 기저대역을 수백 개의 동시 동적 레이더 표적, 다중 경로 페이딩, 고강도 V2X 네트워크 트래픽에 노출시킵니다.
Core Engineering Areas
Technical Publications