ISACSimulator：フルスケール6Gデジタルツイン＆ハードウェア・イン・ザ・ループ・エミュレーション

ISACSimulatorは、大規模なハードウェア・イン・ザ・ループ（HIL）エミュレーションと6G ISAC向けリアルタイムデジタルツインを実現し、物理ソフトウェア無線機とマルチノードテストベッドをライブの合成環境に接続します。

ISACSimulator Full-Scale HIL Testbed Architecture

ISAC Core: HIL Emulation Core — Real-Time FPGA Channel & Echo Generator

6G ISAC Nodes & Beamforming Subsystems

  • Multi-Chassis USRP / SDR Pool
  • Real-Time FPGA Channel Emulator
  • Dynamic Radar Target Synthesizer
  • Digital Twin Scenario Orchestrator
  • Automated Conformance Test Harness

Architectural Layers & Waveform Pipelines

  • レイヤー1：デュアル機能波形＆ベースバンド信号処理 (OTFS / OFDM-Radar / Fractional Fourier Transform / Ambiguity Function): 直交時間周波数空間（OTFS）変調およびフラクショナルチャープ合成により、高ドップラー拡散下でもキャリア間干渉ゼロを実現。
  • レイヤー2：マッシブ MIMO＆ハイブリッドビームフォーミング (140 GHz D-Band / True-Time-Delay (TTD) / Hybrid Analog-Digital Beamforming): サブテラヘルツ有源フェーズドアレイ構成と真時間遅延（TTD）により、通信データビームと極細レーダートラッキングビームを同時放射。
  • レイヤー3：レーダー信号処理＆4Dポイントクラウド再構成 (2D-FFT Range-Doppler / MUSIC AoA / CFAR Detection / Micro-Doppler Extraction): サブデシメートル精度の距離・速度分解能、CFAR 検出、および微小ドップラー抽出による歩行およびドローンプロペラの自動識別。
  • レイヤー4：ネットワークセンシング協調制御＆3GPP Rel-19 コア (3GPP Rel-19 ISAC Core / Sensing Function (SF) / Reconfigurable Intelligent Surfaces (RIS)): セルフリー協調レーダーネットワーク、RIS 補助非見通し反射制御、および通信 SLA とレーダー再訪時間を両立する動的資源配分。

Sensing Telemetry & Benchmarks: <5 cm (距離分解能) | 0.1 m/s (速度測定精度) | <10 ms (レーダーフレーム遅延) | 3GPP Rel-19 (グローバル標準規格)

ISACSimulatorにおけるフルスケール6Gデジタルツイン＆ハードウェア・イン・ザ・ループ

マルチキャリアISACシステムの検証には、オフラインのアルゴリズムコードからハードリアルタイムの物理エミュレーションへの移行が必要です。ISACSimulatorは、高帯域幅FPGAチャネルエミュレータ、物理ソフトウェア無線（SDR）シャーシ、分散型マイクロサービスデジタルツインを組み合わせ、量産ベースバンドを数百の同時動的レーダー標的、マルチパスフェージング、高密度V2Xネットワークトラフィックにさらします。

Core Engineering Areas

Technical Publications