ISACSimulator: Gemello Digitale 6G su Vasta Scala ed Emulazione Hardware-in-the-Loop

ISACSimulator alimenta l'emulazione hardware-in-the-loop (HIL) su larga scala e i gemelli digitali in tempo reale per il 6G ISAC, collegando radio definite da software fisiche e banchi di prova multi-nodo ad ambienti sintetici attivi.

ISACSimulator Full-Scale HIL Testbed Architecture

ISAC Core: HIL Emulation Core — Real-Time FPGA Channel & Echo Generator

6G ISAC Nodes & Beamforming Subsystems

Multi-Chassis USRP / SDR Pool
Real-Time FPGA Channel Emulator
Dynamic Radar Target Synthesizer
Digital Twin Scenario Orchestrator
Automated Conformance Test Harness

Architectural Layers & Waveform Pipelines

Livello 1: Forma d onda a doppia funzione e banda base (OTFS / OFDM-Radar / Fractional Fourier Transform / Ambiguity Function): Modulazione OTFS e sintesi frazionaria di chirp ottenendo interferenza inter-portante zero sotto forti dispersioni Doppler.
Livello 2: Massive MIMO e frontend di beamforming (140 GHz D-Band / True-Time-Delay (TTD) / Hybrid Analog-Digital Beamforming): Matrici a controllo di fase attive Sub-THz con mitigazione del beam-squint, fasci di dati di comunicazione e lobi radar simultanei.
Livello 3: Elaborazione del segnale radar e nuvola di punti 4D (2D-FFT Range-Doppler / MUSIC AoA / CFAR Detection / Micro-Doppler Extraction): Risoluzione sub-decimetrica di portata e velocità, rilevamento CFAR e classificazione micro-Doppler di andatura e pale di droni.
Livello 4: Orchestrazione del rilevamento di rete e 3GPP Rel-19 (3GPP Rel-19 ISAC Core / Sensing Function (SF) / Reconfigurable Intelligent Surfaces (RIS)): Reti radar collaborative cell-free, allocazione dinamica delle risorse tempo-frequenza tra SLA di comunicazione e tempo di scansione radar.

Sensing Telemetry & Benchmarks: <5 cm (Risoluzione di portata) | 0.1 m/s (Precisione di velocità) | <10 ms (Latenza frame radar) | 3GPP Rel-19 (Standard globale)

Gemello Digitale 6G su Vasta Scala e Hardware-in-the-Loop in ISACSimulator

Validare sistemi ISAC multiportante richiede il passaggio da codice algoritmico offline all'emulazione fisica in tempo reale rigoroso. ISACSimulator combina emulatori di canale FPGA ad alta larghezza di banda, chassis radio definita da software (SDR) fisici e gemelli digitali a microservizi distribuiti per sottoporre i baseband di produzione a centinaia di bersagli radar dinamici simultanei, dissolvenza multipercorso e traffico intenso di rete V2X.

Core Engineering Areas

Multi-Chassis SDR Hardware-in-the-Loop (HIL) Emulation — Connessione di ASIC per banda base commerciali fisici e transceiver SDR a emulatori di canale FPGA a banda larga operanti con sincronizzazione di fase sub-nanosecondo.
Dynamic 3D Scenario Generation and Sensor Fusion Emulation — Orchestrazione di casi di test complessi del mondo reale, tra cui tamponamenti multipli autostradali, navigazione di sciami di droni e handoff cellulari degradati da tempeste.
Automated Conformance Testing and 3GPP Standards Verification — Esecuzione automatizzata di suite di test di conformità standard, misurando la risoluzione di rilevamento, i tassi di falso allarme, l'EVM e i tassi di errore di blocco (BLER).