ISACSimulator: Gemelo Digital 6G a Escala Real y Emulación Hardware-in-the-Loop

ISACSimulator impulsa la emulación hardware-in-the-loop (HIL) a gran escala y gemelos digitales en tiempo real para 6G ISAC, conectando radios definidas por software físicas y bancos de pruebas multinodo a entornos sintéticos activos.

ISACSimulator Full-Scale HIL Testbed Architecture

ISAC Core: HIL Emulation Core — Real-Time FPGA Channel & Echo Generator

6G ISAC Nodes & Beamforming Subsystems

Multi-Chassis USRP / SDR Pool
Real-Time FPGA Channel Emulator
Dynamic Radar Target Synthesizer
Digital Twin Scenario Orchestrator
Automated Conformance Test Harness

Architectural Layers & Waveform Pipelines

Capa 1: Forma de Onda Doble-Funcional y Banda Base (OTFS / OFDM-Radar / Fractional Fourier Transform / Ambiguity Function): Modulación OTFS y síntesis fraccional de chirp logrando interferencia interportadora cero bajo dispersiones Doppler severas.
Capa 2: Massive MIMO y Frontends de Beamforming (140 GHz D-Band / True-Time-Delay (TTD) / Hybrid Analog-Digital Beamforming): Arreglos en fase activos Sub-THz con mitigación de beam-squint, haces de datos de comunicación y lóbulos de seguimiento de radar simultáneos.
Capa 3: Procesamiento de Señales de Radar y Nube de Puntos 4D (2D-FFT Range-Doppler / MUSIC AoA / CFAR Detection / Micro-Doppler Extraction): Resolución subdecimétrica de alcance y velocidad, detección CFAR y clasificación micro-Doppler de marcha biométrica y hélices de drones.
Capa 4: Orquestación de Detección de Red y 3GPP Rel-19 (3GPP Rel-19 ISAC Core / Sensing Function (SF) / Reconfigurable Intelligent Surfaces (RIS)): Redes de radar colaborativas sin celdas, asignación dinámica de recursos tiempo-frecuencia equilibrando SLA y tiempo de revisita de radar.

Sensing Telemetry & Benchmarks: <5 cm (Resolución de Alcance) | 0.1 m/s (Precisión de Velocidad) | <10 ms (Latencia de Cuadro de Radar) | 3GPP Rel-19 (Estándar Global)

Gemelo Digital 6G a Escala Real y Hardware-in-the-Loop en ISACSimulator

Validar sistemas ISAC multiportadora requiere pasar del código algorítmico offline a la emulación física en tiempo real estricto. ISACSimulator combina emuladores de canal FPGA de alto ancho de banda, chasis de radio definida por software (SDR) físicos y gemelos digitales de microservicios distribuidos para someter basebands de producción a cientos de blancos de radar dinámicos simultáneos, desvanecimiento multitrayecto y tráfico intenso de red V2X.

Core Engineering Areas

Multi-Chassis SDR Hardware-in-the-Loop (HIL) Emulation — Conectando ASICs de banda base comerciales físicos y transceptores SDR a emuladores de canal FPGA de banda ancha que operan con sincronización de fase subnanosegundo.
Dynamic 3D Scenario Generation and Sensor Fusion Emulation — Orquestando casos de prueba complejos del mundo real, incluyendo choques múltiples en autopistas, navegación de enjambres de drones y traspasos celulares degradados por tormentas.
Automated Conformance Testing and 3GPP Standards Verification — Ejecución automatizada de suites estandarizadas de pruebas de conformidad, midiendo resolución de detección, tasas de falsa alarma, EVM y tasas de error de bloque (BLER).