Архитектура многоузлового Hardware-in-the-Loop реального времени для верификации 6G ISAC

Масштабирование физической эмуляции РЧ до сотовых сетей городского масштаба с аппаратными baseband-модулями.

Распределенные топологии цифровых двойников на FPGA

Для эмуляции 50 скоординированных базовых станций ISACSimulator распределяет вычисление каналов по кластеру ускорительных PCIe FPGA-плат, связанных оптическими коммутационными фабриками 400 Гбит/с, обеспечивая суммарную производительность свыше 100 терабит в секунду.

Фазовая когерентность и калибровка на суб-ТГц частотах

Работа в D-диапазоне (130-175 ГГц) требует распределения тактового сигнала с фемтосекундной точностью. Автоматизированные процедуры калибровки измеряют и компенсируют термический фазовый дрейф в реальном времени.

Отраслевые примеры испытательных стендов и тесты пропускной способности

Валидация ведущим телекоммуникационным оператором подтвердила пиковую пропускную способность нисходящего канала 10 Гбит/с наряду с субметровым многоцелевым радиолокационным сопровождением на смоделированной городской сетке из 12 кварталов.

Browse domains